module ADDA_TEST (
input	        ADC_CLK_A,
input	        ADC_CLK_B,
input  [13:0] ADC_DA,
input	 [13:0] ADC_DB,
input	        SAMPLE_CLK,
input	        DAC_CLK_A,
input	        DAC_CLK_B,
input	 [13:0] DAC_DA,
input	 [13:0] DAC_DB
);

endmodule
