Test_Pattern

2020.09.25.14:30:14 Datasheet
Overview

Memory Map

alt_vip_cl_cvo

alt_vip_cl_cvo v20.2.0
alt_vip_cl_tpg dout   alt_vip_cl_cvo
  din
iopll_0 outclk0  
  main_clock
reset_100 out_reset  
  main_reset


Parameters

generateLegacySim false
  

Software Assignments

(none)

alt_vip_cl_tpg

alt_vip_cl_tpg v20.2.0
iopll_0 outclk0   alt_vip_cl_tpg
  main_clock
reset_100 out_reset  
  main_reset
dout   alt_vip_cl_cvo
  din


Parameters

generateLegacySim false
  

Software Assignments

(none)

clock_100

altera_clock_bridge v19.2.0


Parameters

generateLegacySim false
  

Software Assignments

(none)

iopll_0

altera_iopll v19.3.0
clock_100 out_clk   iopll_0
  refclk
reset_100 out_reset  
  reset
outclk0   alt_vip_cl_tpg
  main_clock
outclk0   alt_vip_cl_cvo
  main_clock


Parameters

generateLegacySim false
  

Software Assignments

(none)

reset_100

altera_reset_bridge v19.2.0
clock_100 out_clk   reset_100
  clk
out_reset   alt_vip_cl_tpg
  main_reset
out_reset   alt_vip_cl_cvo
  main_reset
out_reset   iopll_0
  reset


Parameters

generateLegacySim false
  

Software Assignments

(none)
generation took 0.00 seconds rendering took 0.02 seconds