pcie_example_design

2019.07.25.17:21:10 Datasheet
Overview

All Components
   BAR_INTERPRETER intel_pcie_bri 19.1
   DMA_CONTROLLER intel_pcie_dma 19.1
   MEM altera_avalon_onchip_memory2 19.1
Memory Map
BAR_INTERPRETER DUT
 bri_master  wrdm_master  rddm_master  bam_master
  BAR_INTERPRETER
bri_slave  0x00000000
  DMA_CONTROLLER
dma_slave  0x00000000 0x00000000
  MEM
s1  0x00020000 0x00010000
s2  0x00028000 0x00010000

BAR_INTERPRETER

intel_pcie_bri v19.1
DUT bam_master   BAR_INTERPRETER
  bri_slave
coreclkout_hip  
  clk
bam_conduit  
  bri_conduit
app_nreset_status  
  reset
bri_master   DMA_CONTROLLER
  dma_slave
bri_master   MEM
  s1
bri_master  
  s2


Parameters

generateLegacySim false
  

Software Assignments

(none)

DMA_CONTROLLER

intel_pcie_dma v19.1
BAR_INTERPRETER bri_master   DMA_CONTROLLER
  dma_slave
DUT rddm_master  
  dma_slave
rddm_tx  
  rddm_tx
wrdm_tx  
  wrdm_tx
coreclkout_hip  
  clk
rddm_conduit  
  rddm_conduit
wrdm_conduit  
  wrdm_conduit
app_nreset_status  
  reset
rddm_desc   DUT
  rddm_desc
rddm_prio  
  rddm_prio
wrdm_desc  
  wrdm_desc
wrdm_prio  
  wrdm_prio


Parameters

generateLegacySim false
  

Software Assignments

(none)

DUT

avmm_bridge_512 v19.1
DMA_CONTROLLER rddm_desc   DUT
  rddm_desc
rddm_prio  
  rddm_prio
wrdm_desc  
  wrdm_desc
wrdm_prio  
  wrdm_prio
bam_master   BAR_INTERPRETER
  bri_slave
coreclkout_hip  
  clk
bam_conduit  
  bri_conduit
app_nreset_status  
  reset
rddm_master   DMA_CONTROLLER
  dma_slave
rddm_tx  
  rddm_tx
wrdm_tx  
  wrdm_tx
coreclkout_hip  
  clk
rddm_conduit  
  rddm_conduit
wrdm_conduit  
  wrdm_conduit
app_nreset_status  
  reset
rddm_master   MEM
  s2
wrdm_master  
  s1
coreclkout_hip  
  clk1
app_nreset_status  
  reset1


Parameters

generateLegacySim false
  

Software Assignments

(none)

MEM

altera_avalon_onchip_memory2 v19.1
BAR_INTERPRETER bri_master   MEM
  s1
bri_master  
  s2
DUT rddm_master  
  s2
wrdm_master  
  s1
coreclkout_hip  
  clk1
app_nreset_status  
  reset1


Parameters

generateLegacySim false
  

Software Assignments

ALLOW_IN_SYSTEM_MEMORY_CONTENT_EDITOR 0
ALLOW_MRAM_SIM_CONTENTS_ONLY_FILE 0
CONTENTS_INFO ""
DUAL_PORT 1
GUI_RAM_BLOCK_TYPE AUTO
INIT_CONTENTS_FILE pcie_example_design_MEM_MEM
INIT_MEM_CONTENT 1
INSTANCE_ID NONE
NON_DEFAULT_INIT_FILE_ENABLED 0
RAM_BLOCK_TYPE AUTO
READ_DURING_WRITE_MODE DONT_CARE
SINGLE_CLOCK_OP 1
SIZE_MULTIPLE 1
SIZE_VALUE 32768
WRITABLE 1
generation took 0.00 seconds rendering took 0.02 seconds